ID บทความ: 000075684 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/07/2017

ทําไมIRQ_HPD DisplayPort IP Core จึงทํางานอย่างกะทันหันก่อนที่แหล่งวิดีโอจะเริ่มการฝึกอบรมการเชื่อมต่อ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    DisplayPort IP Core Sink อาจแสดงCR_Lockเนื่องจากเสียงรบกวนของตัวรับสัญญาณ CR_Lockที่ไม่ถูกต้องอาจส่งผลให้มั่นใจIRQ_HPDไม่ถูกต้องก่อนที่แหล่งวิดีโอจะเริ่มการฝึกอบรมลิงก์ อุปกรณ์ DisplayPort Source ควรละเลยการประกันIRQ_HPDที่ไม่ถูกต้องนี้จนกว่าการฝึกอบรมลิงก์จะเริ่มขึ้น

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้