ID บทความ: 000075681 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/04/2017

ทําไม IP อีเธอร์เน็ต 40G/100G ความหน่วงแฝงต่ําจึงหยุดตัวจับเวลาชั่วคราวด้วยสองตัว

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    อีเธอร์เน็ต
    Ethernet 40G 100G ความหน่วงแฝงต่ำ
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหากับ Intel® Low Latency 40G Ethernet IP Core, คุณจะเห็นการเพิ่มขึ้นของตัวนับหยุดชั่วคราวได้เร็วอย่างที่คาดไว้ถึงสองเท่า  คุณจะเห็นลักษณะการทํางานนี้สําหรับทั้งโหมด Standard Flow Control และ Priority Flow Control

ความละเอียด

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel Quartus® Prime เวอร์ชั่น 16.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้