ID บทความ: 000075660 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/04/2021

ทําไม HDMI Intel® FPGA Sink IP พบความล้มเหลวในการฝึกอบรมการเชื่อมต่อ HDMI 2.1 Rx เป็นระยะๆ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาเริ่มต้นในเวอร์ชั่น 19.4 ของซอฟต์แวร์ Intel® Quartus® Prime Pro เมื่อใช้อุปกรณ์ Intel® Arria® 10 และเวอร์ชัน 20.4 ของซอฟต์แวร์ Intel® Quartus® Prime Pro เมื่อใช้อุปกรณ์ Intel® Stratix® 10 อุปกรณ์ IP HDMI Intel® FPGA Sink อาจพบความล้มเหลวในการฝึกอบรมลิงก์ HDMI 2.1 Rx เป็นช่วงๆ

    ปัญหานี้เกิดจาก HDMI Intel® FPGA Sink IP Core ไม่ดําเนินการจัดตําแหน่งสัญลักษณ์ใหม่อย่างถูกต้องหากสัญญาณล็อก FRL ไม่เสถียรหลังจากขั้นตอนล็อกเริ่มต้น

    ความละเอียด

    ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้