เมื่อใช้ALTTEMP_SENSEเมกะฟังก์ชัน คุณต้องตรวจสอบให้แน่ใจว่านาฬิกาที่ใช้กับ IP มีค่าน้อยกว่าหรือเท่ากับ 1.0MHz เมื่อใช้นาฬิกาความถี่สูง เมกะการทํางานช่วยให้คุณสามารถเลือกหารด้วย 40 หรือหารด้วย 80 แฟคเตอร์เพื่อลดความถี่นาฬิกาให้น้อยกว่าหรือเท่ากับ 1.0MHz
อย่างไรก็ตาม ตัววิเคราะห์เวลาของ TimeQuest อาจออกการละเมิด pulsewidth ขั้นต่ําเมื่อใช้ตัวแบ่งสัญญาณนาฬิกาที่ 80 เมื่อมีการใช้ปัจจัยการหารตัวใดตัวหนึ่ง ตัววิเคราะห์เวลาของ TimeQuest จะวิเคราะห์สัญญาณนาฬิกาสําหรับการหารด้วยการเลือก 40 ตัวเท่านั้น ดังนั้นหากคุณมีสัญญาณนาฬิกาอินพุตที่มากกว่า 40MHz และเลือกตัวเลือกหารด้วย 80 ตัวตัววิเคราะห์เวลา TimeQuest จะคํานวณความถี่สัญญาณนาฬิกาอินพุตไปยังALTTEMP_SENSEเมกะฟังก์ชันจะมากกว่า 1.0MHz
คุณสามารถเพิ่มข้อจํากัดการออกแบบ Synopsys (SDC) เพื่อแทนที่การคํานวณความถี่สัญญาณนาฬิกาที่ไม่ถูกต้อง ข้อจํากัดของตัวอย่างต่อไปนี้อิงตามเอาต์พุต CLK0 จาก ALTPLL Megafunction (inst3) ที่ขับเคลื่อนพอร์ตอินพุต CLK ของฟังก์ชัน ALTTEMP_SENSE (inst5)
create_generated_clock -ชื่อ {inst5|tsdadc_alttemp_sense_vps_component|sd1|clk} \
-source [get_pins {inst3|altpll_component|auto_generated|pll1|clk[0]}] \
-divide_by 80 -multiply_by 1 -duty_cycle 50.00 \
[get_pins { inst5|tsdadc_alttemp_sense_vps_component|sd1|clk } ]
ซึ่งจะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต