เนื่องจากปัญหาใน Intel Interlaken (เจนเนอเรชั่น 2) สําหรับตัวอย่างการออกแบบIntel FPGA IPที่เกิดขึ้นในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 สัญญาณmgmt_clkมีการมอบหมายพินเสมือนซึ่งทําให้ไม่สามารถมอบหมายชุดเครื่องมือตัวรับส่งสัญญาณไปยังพินอุปกรณ์
ในการแก้ไขปัญหานี้ ให้เปิดไฟล์ Quartus Settings (.qsf) ของ Intel Interlaken (เจนเนอเรชั่น 2) สําหรับตัวอย่างการออกแบบIntel FPGA IP และเปลี่ยนการบ้านพินเสมือนต่อไปนี้ด้วยการกําหนดสัญญาณนาฬิกา 100MHz บน PCB ของคุณ
เปลี่ยนงานนี้
set_instance_assignment -name VIRTUAL_PIN ON -to mgmt_clk
คุณควรตรวจสอบให้แน่ใจว่าคุณเลือก "เปิดใช้งาน Native PHY Debug Master Endpoint (NPDME)" เมื่อสร้าง Intel Interlaken (เจนเนอเรชั่น 2) สําหรับตัวอย่างการออกแบบIntel FPGA IP
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชั่น 21.3