การออกแบบดีบัก DDR2 และ DDR3 SDRAM จะค้างชุดเครื่องมือดีบักอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) เมื่อคอร์ล้มเหลวในขั้นตอน VFIFO การปรับเทียบการอ่าน นี่เป็นปัญหาที่ทราบกันในซอฟต์แวร์ Quartus® II เวอร์ชัน 11.1 ถึง 11.1SP2 ชุดเครื่องมือดีบักจะหมดเวลาด้วยข้อความแสดงข้อผิดพลาดต่อไปนี้:
ไม่สามารถรับการตอบสนองจากโปรเซสเซอร์ภายในระยะเวลาที่อนุญาต!
การแก้ไขปัญหาชั่วคราวคือการเพิ่มจํานวนการหมดเวลาในสคริปต์ Tcl ของคอนโซลระบบ ต่อไปนี้เป็นขั้นตอนในการแก้ไขปัญหา:
1) เปิดไฟล์ nios_phy_111.tcl ในไดเรกทอรีต่อไปนี้:
\quartus\sopc_builder\system_console\lib\emdb
2) ค้นหาตัวแปร MAX_PROC_LOOP และเปลี่ยนเป็น 4000 ตามที่แสดงด้านล่าง ตัวแปรนี้ระบุจํานวนวินาทีที่ชุดเครื่องมือดีบักจะรอรับฟังจากตัวจัดลําดับNiosก่อนที่จะหมดเวลา:
จํานวนครั้งสูงสุดที่เราสามารถเข้าสู่ลูปสลีปที่รอโปรเซสเซอร์อยู่
variable MAX_PROC_LOOP 4000
3) เปิดชุดเครื่องมือดีบักอีกครั้งและเชื่อมต่อกับอุปกรณ์ Stratix V อาจต้องใช้เวลาหลายนาทีในการเชื่อมต่อ แต่การเชื่อมต่อควรเชื่อมต่อและบอกให้คุณทราบว่าการสอบเทียบล้มเหลวในขั้นใด