ทําไมIntel® Arria® 10 PCI* Express HIP ไม่ตั้งค่า Pattern Bit เมื่อได้รับรูปแบบการปฏิบัติตามกฎระเบียบที่แก้ไขที่ LTSSM=Polling Compliance State

ตามข้อมูลจําเพาะของ PCIe* เมื่อ LTSSM ของพอร์ตรากหรือปลายทาง PCIe* อยู่ในสถานะการปฏิบัติตามกฎการโพล ควรตั้งค่าบิตการล็อกรูปแบบในข้อมูลที่ส่ง เมื่อได้รับรูปแบบการปฏิบัติตามกฎระเบียบที่แก้ไขและล็อกตามรูปแบบการปฏิบัติตามกฎระเบียบที่แก้ไข Intel® Arria® 10 PCIe* Hard IP มีปัญหา ซึ่งหมายความว่าจะไม่มีการล็อกรูปแบบการปฏิบัติตามกฎระเบียบที่แก้ไข Intel Arria 10 PCIe* Hard IP กําลังคาดหวังว่ารูปแบบข้อมูล4A_BC_B5_BC { D10.2, K28.5, D21.5, K28.5 } เป็นหนึ่งในลําดับต่อไปนี้:

1. BC_4A_B5_BC { K28.5, D10.2, D21.5, K28.5 }
2. BC_BC_4A_B5 { K28.5, K28.5, D10.2, D21.5 }
3. B5_BC_BC_4A { D21.5, K28.5, K28.5, D10.2 }
4. 4A_B5_BC_BC { D10.2, D21.5, K28.5, K28.5 }

ไม่มีวิธีแก้ไขปัญหาสําหรับ Errata นี้ แอปพลิเคชันผู้ใช้ต้องตระหนักถึงข้อจํากัดและดูแลสถานการณ์นี้