ID บทความ: 000075554 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

พฤติกรรมการจําลองสําหรับ rx_phase_comp_fifo_error เมื่อมีความแตกต่างกันระหว่างความถี่การอ่านและการเขียนความถี่นาฬิกาในอุปกรณ์ Cyclone® IV GX คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในการจําลอง สัญญาณ rx_phase_comp_fifo_error สําหรับอุปกรณ์ Cyclone® IV GX จะยอมรับเมื่อมีความแตกต่างระหว่างสัญญาณนาฬิกาอ่านและเขียนของ FIFO การชดเชยเฟส เมื่อระบุแล้ว rx_phase_comp_fifo_error จะยังคงระบุไว้จนกว่า rx_digital_reset จะถูกระบุ

อย่างไรก็ตาม หากสัญญาณนาฬิกาอ่านไม่เปิดปิดในช่วงการทดสอบการจําลอง สัญญาณ rx_phase_comp_fifo_error จะไม่เซิร์ฟ ซึ่งไม่ตรงกับพฤติกรรมของอุปกรณ์จริงที่ rx_phase_comp_fifo_error จะสอดคล้องหากนาฬิกาอ่านไม่เปิดปิด

ความละเอียด

N/A

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Cyclone® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้