ID บทความ: 000075546 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/11/2015

ทําไมฮาร์ด IP สําหรับบล็อกการกําหนดค่าใหม่ PCI Express HIP จึงไม่เปลี่ยนค่าลงทะเบียนการกําหนดค่าแบบไดนามิก

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากข้อจํากัดของซอฟต์แวร์ Quartus® II ในบล็อกการกําหนดค่าฮาร์ด IP ใหม่ ความสามารถในการเปลี่ยนการลงทะเบียนพื้นที่กําหนดค่าแบบอ่านอย่างเดียวแบบไดนามิกล้มเหลว

ความละเอียด

มีวิธีแก้ไขปัญหาที่เป็นไปได้สองวิธีสําหรับปัญหา:

1) ใช้ LPM_CONSTANT Megafunction เพื่อสร้างการป้อนข้อมูลที่จําเป็นของคุณไปยัง Hard IP รวมถึงที่อยู่ (อ่านและเขียน) และ writedata สําหรับการกําหนดค่าแบบไดนามิกที่จําเป็น แต่ละแอดเดรสต้องไม่ซ้ํากัน เว้นแต่คุณจะใช้ In-System Sources และ Probe Editor

2) ใช้sld_mod_ram_romตามที่แสดงในตัวอย่างการออกแบบที่เชื่อมโยงด้านล่าง:

 

hip-reconfig-การแก้ไขปัญหา.qar

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้