ID บทความ: 000075509 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/01/2015

ทําไมฉันถึงเห็นพฤติกรรมการกําหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณไม่ถูกต้องเมื่อใช้ซอฟต์แวร์ Quartus II เวอร์ชั่น 14.1 ของคอร์ IP PHY Native สําหรับอุปกรณ์ Arria 10

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 คุณอาจเห็นพฤติกรรมการกําหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณที่ไม่ถูกต้องของช่องสัญญาณอื่นนอกเหนือจากช่อง 0 ของอุปกรณ์ Arria® 10, คอร์ IP PHY Native หลายแชนเนลเมื่อปิดใช้งานตัวเลือกอินเทอร์เฟซการกําหนดค่าร่วมกัน

    เมื่อปิดใช้งานตัวเลือก Share reconfiguration interface พอร์ต reconfig_writedata ของช่อง 0 จะถูกใช้อย่างไม่ถูกต้องกับทุกช่องสัญญาณของคอร์ IP PHY Native

    ความละเอียด

    ในการแก้ไขปัญหานี้ คุณสามารถเปิดใช้งานตัวเลือก อินเทอร์เฟซการกําหนดค่าใหม่ร่วมกัน ในคอร์ IP Native PHY

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้