ID บทความ: 000075485 ประเภทข้อมูล: การติดตั้งและตั้งค่า การตรวจสอบครั้งล่าสุด: 11/02/2021

ทําไม Intel® FPGA P-tile Avalon® IP แมปหน่วยความจําสําหรับ PCI Express* ไม่รองรับความถี่นาฬิกา 500MHz PLD ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4, "500MHz" ไม่อยู่ในเมนู "ความถี่นาฬิกา PLD"

    ปัญหานี้มีผลกับโหมด Intel Agilex® 7 FPGA P-tile PCIe* Gen4 x8 ที่สร้างขึ้นในโหมดซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4

     

     

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4

    ดาวน์โหลดและติดตั้ง Patch 0.11 จากลิงก์ที่เหมาะสมด้านล่าง

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้