ID บทความ: 000075467 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/05/2018

ทําไม Intel® Stratix® 10 E-tile Hard IP สําหรับอีเธอร์เน็ต Intel FPGA IP Core Forward RX ตัดเฟรมที่ไม่ถูกต้องให้เข้ากับตรรกะผู้ใช้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อีเธอร์เน็ต
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    v18.0 Intel® Stratix® 10 E-tile Hard IP สําหรับคอร์Intel FPGA IPอีเธอร์เน็ตมีปัญหากับการปอกเฟรมขนาดใหญ่

    เมื่อ RX MAC ได้รับขนาดเฟรม >= 65536 และเปิดใช้งานenforce_max_frame_size เฟรมเอาต์พุตจาก RX MAC ไปยังตรรกะผู้ใช้จะถูกตัดทอนเป็นขนาดเฟรมที่ระบุโดยการตั้งค่าmax_rx_frame_size และเฟรมที่ไม่ถูกต้องที่สองจะส่งออกจาก RX MAC ไปยังตรรกะของผู้ใช้ตั้งแต่ 65536 ไบต์ไปจนถึงท้ายเฟรมขนาดใหญ่สุด

    ความละเอียด

    ขณะนี้ไม่มีวิธีแก้ไขปัญหานี้

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้