ปัญหาสำคัญ
หากคุณสร้างคอร์ที่กําหนดเป้าหมายอุปกรณ์ Cyclone IV E ด้วย
สถาปัตยกรรมคอนโทรลเลอร์ประสิทธิภาพสูง โดยไม่ต้องสร้าง
โครงการใหม่ก่อน ตัวจัดการปลั๊กอิน MegaWizard จะเลือกค่าเริ่มต้น
ไม่รองรับค่าเกรดความเร็วและความถี่นาฬิกา ถ้า
คุณสร้างคอร์The given combination of PLL input
and output cannot be synthesized.
ข้อความแสดงข้อผิดพลาดจะปรากฏขึ้น
ปัญหานี้มีผลต่อการออกแบบทั้งหมดที่ใช้ประสิทธิภาพสูง การกําหนดเป้าหมายสถาปัตยกรรมคอนโทรลเลอร์Cycloneอุปกรณ์ IV E
ไม่สามารถสร้างระบบของคุณ
สร้างโครงการใหม่และเลือกอุปกรณ์ก่อนสร้าง คอร์ ตรวจสอบให้แน่ใจว่าได้ระบุเกรดความเร็วเป็นค่าที่สูงกว่า 8 และความถี่นาฬิกาเป็นค่าที่สูงกว่า 200 MHz
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของ DDR และ คอนโทรลเลอร์ DDR2 SDRAM พร้อม ALTMEMPHY IP