ปัญหาสำคัญ
เมื่อคุณสร้างและรวบรวมตัวอย่างการออกแบบ HDMI สําหรับIntel® Arria® 10 และIntel® Cyclone® 10 FPGAs คุณอาจพบการละเมิดเวลาเนื่องจากการข้ามโดเมนนาฬิกาสําหรับพาธต่อไปนี้:
จากโหนด:
*|hdmi_0|u_bitec_hdmi_rx| SCDC_TMDS_CONFIG[1]
ไปยังโหนด:
*|hdmi_0|u_bitec_hdmi_rx| Alignment_Deskewing.hdmi_align_deskew|bit_slip[1].bitslipper|index[*]
ในการแก้ไขปัญหานี้ โปรดเพิ่มข้อจํากัดต่อไปนี้ลงในไฟล์ SDC:
set_multicycle_path -end -setup -from *|hdmi_0|u_bitec_hdmi_rx| SCDC_TMDS_CONFIG[1] ถึง *|hdmi_0|u_bitec_hdmi_rx| Alignment_Deskewing.hdmi_align_deskew|bit_slip[*].bitslipper|index[*] 2
set_multicycle_path -end-hold -from *|hdmi_0|u_bitec_hdmi_rx| SCDC_TMDS_CONFIG[1] ถึง *|hdmi_0|u_bitec_hdmi_rx| Alignment_Deskewing.hdmi_align_deskew|bit_slip[*].bitslipper|index[*] 1
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในเวอร์ชัน 18.0 ของซอฟต์แวร์ Intel® Quartus® Prime