ปัญหาสำคัญ
เมื่อคอร์ Intel® Cyclone® 10 GX PCIe Hard IP ได้รับลําดับการฝึกอบรม TS2 ระหว่างสถานะ Polling.Config จะไม่รับประกันการกลับหัวขั้วเลนอัตโนมัติ การเชื่อมต่ออาจฝึกฝนให้มีความกว้างของการเชื่อมต่อน้อยกว่าที่คาดไว้ หรืออาจฝึกไม่สําเร็จ ซึ่งอาจส่งผลต่อการกําหนดค่าด้วยความเร็วและความกว้างของ PCIe ใดๆ
รองรับการกลับขั้วของเลนอัตโนมัติเมื่อCyclone 10 GX PCIe Hard IP รับลําดับการฝึกอบรม TS1 ในระหว่างสถานะ Polling.Active
สําหรับระบบปิดที่คุณควบคุมปลายทั้งสองด้านของลิงก์ PCIe ออกแบบบอร์ดที่ไม่มีขั้วต่อเลนระหว่าง Cyclone 10 GX PCIe Hard IP และพาร์ทเนอร์ลิงก์ หากการออกแบบบอร์ดเสร็จสิ้นแล้วด้วยการย้อนกลับขั้วเลน ให้ใช้ Automatic Lane Polarity Inversion Soft IP ใน Quartus® Prime เวอร์ชั่น 17.1 หรือเวอร์ชันที่ใหม่กว่า
สําหรับระบบเปิดที่คุณไม่ได้ควบคุมปลายทั้งสองด้านของลิงก์ PCIe ให้ใช้การแก้ไขปัญหา Automatic Lane Polarity Inversion Soft IP ใน Quartus® Prime เวอร์ชั่น 17.1 หรือเวอร์ชันที่ใหม่กว่า IP แบบซอฟต์นี้ไม่รองรับ Gen1x1 Cycloneการกําหนดค่า 10 GX PCIe Hard IP การกําหนดค่าผ่านโปรโตคอลหรือโหมด Hard IP อัตโนมัติ