ID บทความ: 000075351 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/06/2017

ฉันจะแก้ไขการลงทะเบียนพื้นที่กําหนดค่า0x24 0x2C Stratix V, Arria V และ Cyclone V Root Port PCIe HIP ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® V GZ Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Arria® V Hard IP สำหับ PCI Express*
  • IP เอฟพีจีเอ Intel® Avalon-MM Arria® V GZ Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Avalon-MM Stratix® V Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Avalon-MM Arria® V Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Avalon-MM Cyclone® V Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Cyclone® V Hard IP สำหรับ PCI Express*
  • IP เอฟพีจีเอ Intel® Stratix® V Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime การกําหนดค่าจะลงทะเบียน0x24 0x28 และ0x2Cโหมด Root Port PCI Express* Hard IP (PCIe* HIP) สําหรับอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V ไม่สามารถเขียนได้ 0 ทั้งหมดจะถูกส่งคืนจากการลงทะเบียนเหล่านี้
    0x24 : ขีดจํากัด/ฐานหน่วยความจําที่ดึงได้ล่วงหน้า
    0x28 : หน่วยความจําที่เติมข้อมูลได้บน 32 บิต
    0x2C : ขีดจํากัดหน่วยความจําที่เฟตช์ได้บน 32 บิต

    ความละเอียด

    เปิดไฟล์ /สังเคราะห์/ไฟล์ พร้อมด้วยเครื่องมือแก้ไขข้อความ
    เปลี่ยน '.prefetchable_mem_window_addr_width_hwtcl (0)' เป็น '.prefetchable_mem_window_addr_width_hwtcl (1)'
    ปิดเครื่องมือแก้ไขและคอมไพล์โครงการ Quartus

    #Note ปัญหานี้ใช้สําหรับการกําหนดค่าพอร์ตรากเท่านั้น คะแนนปลายทางจะใช้ตําแหน่งลงทะเบียนเหล่านี้สําหรับ BAR5, Reserved และ Subsystem Device ID/ID ผู้ขาย แอปพลิเคชันผู้ใช้เหล่านี้ได้รับการตั้งโปรแกรมโดยโฮสต์ไม่ควรพยายามตั้งโปรแกรมการลงทะเบียนเหล่านี้ ในการกําหนดค่าจุดสิ้นสุด คาดว่าจะต้องอ่าน 0s ทั้งหมดจากการลงทะเบียนเหล่านี้

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus Prime Pro Edition รุ่นในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Stratix® V FPGA
    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้