ID บทความ: 000075281 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/06/2014

ฉันสามารถแทรกแซงการจัดวางช่องรับส่งสัญญาณของ IP Interlaken 100G เมื่อใช้อุปกรณ์รับส่งสัญญาณ Stratix V ได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ได้ คุณสามารถแทรกแซงการจัดวางช่องรับส่งสัญญาณของ IP Interlaken 100G เมื่อใช้อุปกรณ์รับส่งสัญญาณ Stratix® V ภายในข้อจํากัดต่อไปนี้

ความละเอียด

เมื่อใช้งานช่อง x12 IP Interlaken 100G ตัวรับส่งสัญญาณสองช่อง x6 PHY จะถูกสร้างอินสแตนซ์ภายใน IP ในทํานองเดียวกัน เมื่อใช้งานช่องสัญญาณ x24, IP 100G Interlaken, PHY ตัวรับส่งสัญญาณ x6 สี่ช่องจะได้รับการสร้างอินสแตนซ์ภายใน IP

คุณสามารถแทรกแซงการจัดวางช่องสัญญาณตัวรับส่งสัญญาณได้ตราบเท่าที่คุณมั่นใจได้ว่าแต่ละกลุ่มลอจิคัล 6 ช่องจะยังคงอยู่ภายในบล็อกตัวรับส่งสัญญาณทางกายภาพบล็อกเดียว

ตัวอย่างเช่น การจัดวางช่องสัญญาณ x12 ต่อไปนี้จะผิดกฎหมาย เนื่องจากเลนลอจิก 2 ถูกวางไว้ในบล็อกตัวรับส่งสัญญาณ 1 แต่จะวางเลน 0-1 และ 3-5 ไว้ในบล็อกตัวรับส่งสัญญาณ 0 ในทํานองเดียวกัน เลนลอจิคัล 11 จะถูกวางไว้ในบล็อกตัวรับส่งสัญญาณ 0 แต่จะวางเลน 6-10 ไว้ในบล็อกตัวรับส่งสัญญาณ 1

บล็อกตัวรับส่งสัญญาณ 1

GXB_[Tx,Rx]_[L,R][11] = เลนแบบลอจิคัล 2
GXB_[Tx,Rx]_[L,R][10] = เลนแบบลอจิคัล 8
GXB_[Tx,Rx]_[L,R][9] = เลนแบบลอจิคัล 9
GXB_[Tx,Rx]_[L,R][8] = เลนแบบลอจิคัล 10
GXB_[Tx,Rx]_[L,R][7] = เลนแบบลอจิคัล 6
GXB_[Tx,Rx]_[L,R][6] = เลนแบบลอจิคัล 7

บล็อกตัวรับส่งสัญญาณ 0

GXB_[Tx,Rx]_[L,R][5] = เลนแบบลอจิคัล 5
GXB_[Tx,Rx]_[L,R][4] = เลนแบบลอจิคัล 11
GXB_[Tx,Rx]_[L,R][3] = เลนแบบลอจิคัล 3
GXB_[Tx,Rx]_[L,R][2] = เลนแบบลอจิคัล 4
GXB_[Tx,Rx]_[L,R][1] = เลนแบบลอจิคัล 0
GXB_[Tx,Rx]_[L,R][0] = เลนแบบลอจิคัล 1

ต่อไปนี้จะเป็นการจัดวางช่องสัญญาณ x12 channel แทรกสลับตามกฎหมาย เนื่องจากช่องสัญญาณลอจิก 0-5 ทั้งหมดอยู่ในบล็อกตัวรับส่งสัญญาณ 0 และช่องสัญญาณลอจิก 6-11 ทั้งหมดอยู่ในบล็อกตัวรับส่งสัญญาณ 1

บล็อกตัวรับส่งสัญญาณ 1

GXB_[Tx,Rx]_[L,R][11] = เลนแบบลอจิคัล 11
GXB_[Tx,Rx]_[L,R][10] = เลนแบบลอจิคัล 8
GXB_[Tx,Rx]_[L,R][9] = เลนแบบลอจิคัล 9
GXB_[Tx,Rx]_[L,R][8] = เลนแบบลอจิคัล 10
GXB_[Tx,Rx]_[L,R][7] = เลนแบบลอจิคัล 6
GXB_[Tx,Rx]_[L,R][6] = เลนแบบลอจิคัล 7

บล็อกตัวรับส่งสัญญาณ 0

GXB_[Tx,Rx]_[L,R][5] = เลนแบบลอจิคัล 5
GXB_[Tx,Rx]_[L,R][4] = เลนแบบลอจิคัล 2
GXB_[Tx,Rx]_[L,R][3] = เลนแบบลอจิคัล 3
GXB_[Tx,Rx]_[L,R][2] = เลนแบบลอจิคัล 4
GXB_[Tx,Rx]_[L,R][1] = เลนแบบลอจิคัล 0
GXB_[Tx,Rx]_[L,R][0] = เลนแบบลอจิคัล 1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้