ปัญหาสำคัญ
คำอธิบาย
ความถี่ของการ coreclkout รายงานไม่ถูกต้อง
สําหรับ Stratix V Hard IP สําหรับ PCI Express IP Core เมื่อ ATX PLL
ใช้ในอุปกรณ์ Gen1 และ Gen2 ES สําหรับตัวแปร ES Gen2 ความถี่
ว่าซอฟต์แวร์ Quartus II รายงาน coreclkout ไว้สําหรับ
หนึ่งครึ่งความถี่จริง สําหรับตัวแปร GEN1 ES ความถี่
ว่าซอฟต์แวร์ Quartus II รายงานสําหรับ Coreclkout คือหนึ่งไตรมาส
ความถี่จริง
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.1 ของ Stratix V Hard IP สําหรับ PCI Express IP Core