ID บทความ: 000075245 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/02/2014

เหตุใดการจําลอง Cadence* NCSIM* Arria® V PCIe* ของฉันจึงล้มเหลวอย่างสมบูรณ์ในการติดค้างอยู่ใน L0 และการหมดเวลา

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    IP เอฟพีจีเอ Intel® Avalon-MM Arria® V Hard IP สำหรับ PCI Express*
    IP เอฟพีจีเอ Intel® Avalon-MM Arria® V GZ Hard IP สำหรับ PCI Express*
    Avalon-MM DMA สำหรับ PCI Express ซีรี่ส์ V*
    IP เอฟพีจีเอ Intel® Arria® V Hard IP สำหับ PCI Express*
    IP เอฟพีจีเอ Intel® Arria® V GZ Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาเมื่อจําลองArria® V Hard IP สําหรับ PCI* Express* โดยใช้ Cadence* NCSim* ใน Quartus® II เวอร์ชั่น 13.0SP1 จําเป็นต้องอัปเดตโมเดลการจําลอง

ความละเอียด

สามารถดูไฟล์ที่อัปเดตได้ที่ NewArriaVModelFiles.zip และแทนที่ไฟล์ที่มีอยู่ในตําแหน่ง:

\quartus\eda\sim_lib\cadence

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นใน Quartus® II เวอร์ชั่น 14.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้