การลงทะเบียน I/O element (IOE) ในอุปกรณ์Stratix®และCyclone®มีสัญญาณชัดเจน (sclr) ซิงโครนัส แต่ไม่มีตัวเลือกในซอฟต์แวร์ Quartus® II เพื่อใช้สัญญาณแยกนี้ ตัวอย่างเช่น เมื่อคุณใช้ตัวเลือกลอจิก Fast Output Register กับการลงทะเบียนเอาต์พุต ซอฟต์แวร์ Quartus II จะวางการลงทะเบียนนี้ไว้ใน IOE แต่ไม่ได้ใช้สัญญาณ sclr ของการลงทะเบียน IOE ซอฟต์แวร์ Quartus II ใช้องค์ประกอบลอจิก (LE) ในการปรับใช้ฟังก์ชันที่ชัดเจนซิงโครนัสด้วย AND-gate บนสัญญาณและสัญญาณข้อมูลที่ชัดเจน
หากต้องการใช้ประโยชน์จากสัญญาณชัดเจนซิงโครนัส ให้สร้างอินสแตนซ์ DFFEAS แบบแยกในการออกแบบของคุณและเชื่อมต่อสัญญาณ sclr อย่างเหมาะสมดังที่แสดงในตัวอย่างต่อไปนี้:
module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule
ตามค่าเริ่มต้นการลงทะเบียนนี้จะถูกวางไว้ในแกนหลักของอุปกรณ์ แต่ถ้าคุณใช้การบ้าน Fast Input Register หรือ Fast Output Register การลงทะเบียนจะบรรจุอยู่ในองค์ประกอบ I/O และใช้ฮาร์ดแวร์เฉพาะของ Sclr
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับข้อผิดพลาดระดับต่ํา เช่น DFFEAS โปรดดู การออกแบบด้วยคู่มือผู้ใช้ระดับต่ํา (PDF)