ID บทความ: 000075157 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2012

ข้อผิดพลาด: พินเข้ากันไม่ได้กับธนาคาร I/O พินใช้มาตรฐาน I/O <i standard="">ซึ่งมีข้อกําหนด VCCIO ที่เข้ากันไม่ได้กับการตั้งค่า VCCIO ของธนาคารนั้นหรือพินอื่นๆ ที่ใช้ VCCIO <voltage></voltage></i>

สิ่งแวดล้อม

  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ซอฟต์แวร์ Quartus® II เวอร์ชั่น 7.1 SP1 หรือ 7.2 อาจสร้างข้อความนี้ไม่ถูกต้องเมื่อคุณทําการวิเคราะห์การกําหนด I/O หรือใช้คุณสมบัติการตรวจสอบ I/O สด หากคุณได้กําหนดอินพุตสัญญาณนาฬิกาที่แตกต่างให้กับคอลัมน์ I/O ของอุปกรณ์ Stratix® III

    ในอุปกรณ์ Stratix III อินพุตสัญญาณนาฬิกาที่แตกต่างใดๆ ในคอลัมน์ I/O Bank จะเป็นอิสระจากแรงดันไฟฟ้า VCCIO พาวเวอร์ซัพพลายสําหรับบัฟเฟอร์อินพุตสัญญาณนาฬิกาที่แตกต่างกันจะถูกVCC_CLKIN ตัวอย่างเช่น คุณสามารถกําหนดอินพุตสัญญาณนาฬิกา LVDS ให้กับธนาคาร I/O ได้ โดยไม่คํานึงว่าการตั้งค่า VCCIO ในธนาคารนั้นจะเป็นอย่างไรก็ตาม

    มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้อยู่ ใช้ mySupport เพื่อขอหมายเลขโปรแกรมแก้ไข 1.32 สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 7.1 SP1 บน Windows หรือ Linux หรือหมายเลขโปรแกรมปรับปรุง 0.11 สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 7.2 บน Windows ข้อความที่ไม่ถูกต้องนี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® III FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้