ID บทความ: 000075119 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 16/07/2013

ข้อผิดพลาด: ข้อผิดพลาด Verilog HDL ที่ altera_irq_clock_crosser.sv(21): ไม่สามารถประกาศโมดูล "altera_irq_clock_crosser" ได้มากกว่าหนึ่งไฟล์: <directory path="">/สาย altera_irq_clock_crosser.sv: 21</directory>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1 คุณอาจเห็นข้อผิดพลาดนี้ระหว่างการสร้างระบบ Qsys ที่ใช้ตรรกะ IRQ Clock Crosser

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่าง:

    1. เปิดไฟล์ altera_irq_clock_crosser_hw.tcl ที่อยู่ในไดเรกทอรีการติดตั้ง Quartus II ในตัวแก้ไขข้อความ:
      ไดเรกทอรีการติดตั้ง \ip\altera\merlin\altera_irq_clock_crosser
    2. ถอดสายออก: "set_module_property SIMULATION_MODEL_IN_VERILOG true"
    3. เพิ่มบรรทัด: "add_file altera_irq_clock_crosser.sv {SYNTHESIS SIMULATION}"
    4. บันทึกไฟล์และสร้างระบบ Qsys ใหม่

    ปัญหานี้ได้รับการแก้ไขสําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 13.0 และใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้