ID บทความ: 000075114 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/08/2012

คําเตือนที่สําคัญ (21214): การจัดวางพินหรือพิน LVDS บางส่วนที่เกี่ยวข้องกับอินสแตนซ์อาจไม่สอดคล้องกับแนวทางการจํากัดพิน ALTLVDS DPA ที่มีอยู่ (โดยมีหรือไม่มี Soft CDR)

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณจะเห็นคําเตือนที่สําคัญนี้เริ่มขึ้นในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 ทุกครั้งที่คุณใช้อุปกรณ์รับสัญญาณ ALTLVDS ในอุปกรณ์ Stratix® III, Stratix IV, Arria® II, HardCopy® III, หรือ HardCopy IV  ออกคําเตือนที่สําคัญแม้ว่าอินสแตนซ์ ALTLVDS ของคุณจะไม่ใช้ช่องสัญญาณที่เปิดใช้งาน DPA หรือซอฟต์ CDR  นี่คือการแจ้งให้คุณทราบว่ามีข้อจํากัดในการจัดวางในกรณีที่คุณตัดสินใจเปิดใช้งานโหมด DPA หรือ Soft-CDR ในอนาคต

    ความละเอียด

    โปรดดูข้อจํากัดการวางตําแหน่งโดยละเอียดในโซลูชันที่เกี่ยวข้องด้านล่างเพื่อดูว่าการออกแบบของคุณได้รับผลกระทบหรือไม่

    สามารถละเลยคําเตือนที่สําคัญนี้ได้หากการออกแบบไม่ได้ใช้ช่องสัญญาณตัวรับสัญญาณที่เปิดใช้งาน DPA หรือ Soft-CDR

    บทความที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

    Arria® II GX FPGA
    Arria® II GZ FPGA
    อุปกรณ์ HardCopy™ IV GX ASIC
    อุปกรณ์ HardCopy™ IV E ASIC
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® IV FPGA
    อุปกรณ์ HardCopy™ III ASIC
    Stratix® III FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้