ID บทความ: 000075066 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/08/2012

ข้อผิดพลาดภายใน: ระบบย่อย: SUT, ไฟล์: /quartus/neto/sut/sut_delay_util_helper.cpp, บรรทัด: 4158

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อผิดพลาดนี้อาจพบได้ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0 และ 10.0 SP1 หากคุณตั้งเป้าไปที่อุปกรณ์ IV Cyclone® และคุณเปิดใช้งาน EDA Netlist Writer เพื่อสร้าง Netlist การจําลอง ข้อผิดพลาดนี้จะเกิดขึ้นเมื่อมีการสร้างไฟล์ Standard Delay Format Output (.sdo)

หากต้องการแก้ไขปัญหานี้ ให้ปิดใช้งาน EDA Netlist Writer จากการสร้างไฟล์ (.sdo) โดยทําตามขั้นตอนเหล่านี้:

  1. ในเมนู การมอบหมาย ให้เลือก การตั้งค่า
  2. ในกล่องการตั้งค่า ให้ขยายหมวดหมู่ การตั้งค่าเครื่องมือ EDA
  3. คลิก การจําลอง
  4. คลิก การตั้งค่า EDA Netlist Writer เพิ่มเติม
  5. เลือกตัวเลือก สร้าง netlist สําหรับการจําลองการทํางานเท่านั้น
  6. เปลี่ยนการตั้งค่าเป็น เปิด
ความละเอียด

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® II เวอร์ชั่น 10.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Cyclone® IV GX FPGA
Cyclone® IV E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้