เมื่อสร้างอินสแตนซ์ IP Compiler สําหรับคอร์ PCI Express® ภายใน Qsys คําเตือนต่อไปนี้สามารถปรากฏขึ้นแม้ว่าจะมีการกําหนดค่าและเชื่อมต่อคอร์อย่างถูกต้อง:
คําเตือน: System.pcie_hard_ip_0.pcie_hard_ip_0: ลูปการพึ่งพาโมดูลที่เกี่ยวข้องกับ: com.altera.sopcmodel.components.tclmodule.LiveModule "pcie_internal_hip"
คําเตือน: System.pcie_hard_ip_0.pcie_hard_ip_0: ลูปการพึ่งพาโมดูลที่เกี่ยวข้องกับ: com.altera.sopcmodel.components.tclmodule.LiveModule "avalon_clk", com.altera.sopcmodel.components.tclmodule.LiveModule "pcie_internal_hip"
คําเตือน: System.pcie_hard_ip_0.pcie_internal_hip: pcie_internal_hip.pcie_core_clk ไม่สามารถเชื่อมต่อและส่งออกได้
คําเตือน: ต้องส่งออกSystem.pcie_hard_ip_0.pcie_internal_hip: pcie_internal_hip.rc_rx_analogreset ต้องถูกส่งออก หรือเชื่อมต่อกับท่อร้อยสายที่ตรงกัน
คําเตือนเหล่านี้มีความปลอดภัยสําหรับผู้ใช้ที่จะไม่สนใจ ปัญหานี้จะได้รับการแก้ไขในเครื่องมือ Qsys ที่จะเปิดตัวในอนาคต