ID บทความ: 000074897 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/11/2014

ไม่รองรับ Qsys Generation สําหรับ Deinterlacer II และ Broadcast Deinterlacer

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Deinterlacer II และออกอากาศคอร์ IP Deinterlacer ทํา ไม่รองรับ Qsys Generation และการสังเคราะห์ ปัญหานี้มีผลกับทุก ระบบที่ใช้ Deinterlacer II หรือออกอากาศคอร์ IP Deinterlacer ที่สร้างขึ้นใน Qsys เวอร์ชัน 14.0 Arria 10

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:

    สร้างคอร์ IP แยกโดยใช้เวอร์ชันก่อนหน้า ของ Qsys

    แล้วเพิ่มไฟล์ HDL ที่สร้างขึ้น (อยู่ในการสังเคราะห์ ไดเรกทอรี) ไปยังโครงการ 14.0 Arria 10 Quartus II

    ลบไฟล์ .qip ที่เกี่ยวข้องออกจากโครงการ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้