ID บทความ: 000074887 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/06/2017

ข้อผิดพลาด (15847): ค่า "ไม่มี" ผิดกฎหมายสําหรับพารามิเตอร์ ena_register_mode ใน Clock Control Block "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_componen...

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ALTCLKCTRL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์มาตรฐาน Intel® Quartus® Prime เวอร์ชั่น 16.1 เมื่อคอมไพล์การออกแบบ Cyclone® IV ด้วยอินสแตนซ์ของ IP Clock Control Block (ALTCLKCTRL) ที่มีพอร์ต "ena" ที่เปิดใช้งาน

    ข้อผิดพลาด (15847): ค่า "ไม่มี" ผิดกฎหมายสําหรับพารามิเตอร์ ena_register_mode ใน Clock Control Block "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1" -- ต้องเป็นค่า "double register" เมื่อใช้อินพุต ena และประเภทนาฬิกาคือ "เอาต์พุตสัญญาณนาฬิกาภายนอก"

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ เปลี่ยนregister_ena_modeใน RTL ที่สร้างขึ้นโดยอัตโนมัติจาก "ไม่มี" เป็น "ลงทะเบียนคู่" ด้วยตนเอง

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 17.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้