ID บทความ: 000074802 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/06/2018

อัปเดตคําอธิบายพิน nPERSTL0 ในแนวทางการเชื่อมต่อพิน Cyclone® 10 GX สําหรับ PCIe* Hard IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ASMI Parallel
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เวอร์ชั่นปัจจุบัน: 2017.11.06

    คำ อธิบาย: เชื่อมต่อพินนี้ตามที่กําหนดไว้ในซอฟต์แวร์ Intel® Quartus® Prime พินนี้ขับเคลื่อนด้วยแหล่งจ่ายไฟ 1.8V และต้องขับเคลื่อนด้วยมาตรฐาน I/O ที่ใช้งานร่วมกันได้ 1.8V เชื่อมต่อพิน PCIe* nPERST เข้ากับตัวแปลระดับเพื่อเปลี่ยนแรงดันไฟฟ้าจาก 3.3V LVTTL เป็น 1.8V เพื่ออินเตอร์เฟซกับพินนี้

    แนวทางที่อัปเดต:

    คำ อธิบาย: เมื่อไม่ได้ใช้พิน PCIe* nPERTL0 เพื่อการกําหนดค่า ผู้ใช้จะมีตัวเลือกในการเลือกมาตรฐาน I/O ที่เข้ากันได้กับ 1.2V/ 1.5V/ 1.8V อย่างไรก็ตาม ผู้ใช้ต้องเปลี่ยนแรงดันไฟฟ้า LVTTL 3.3V จากพิน PCIe* nPERST ลงเป็นระดับแรงดันไฟฟ้ามาตรฐาน Cyclone® 10 GX nPERST I/O ที่เลือก เพียงให้แน่ใจว่าคุณปฏิบัติตามข้อจํากัด VCCPGM กับ VCCIO เมื่อใช้พินการกําหนดค่าสองวัตถุประสงค์ระหว่างการกําหนดค่า ตัวอย่างเช่น หาก VCCPGM ของคุณมีขนาด 1.8V VCCIO ของคุณจะต้องอยู่ที่ 1.8V ตาม PCG เมื่อใช้พินการกําหนดค่าแบบสองวัตถุประสงค์

    ความละเอียด

    ข้อมูลมีกําหนดเวลาให้อัปเดตในหลักเกณฑ์การเชื่อมต่อพินในการเผยแพร่เอกสารในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้