ปัญหาสำคัญ
ตัวอย่างการออกแบบหน่วยควบคุมโปรเซสเซอร์ Nios II ไม่ก่อให้เกิดสิ่งที่จําเป็น ไฟล์ XML ในไดเรกทอรี STP ดีบัก (/ed_nios/jesd204b_ed_qsys/altera_jesd204_tx_mlpcs_160/synth/ดีบัก/stp) ทั้งไฟล์ TCL และ XML จําเป็นสําหรับการสร้างไฟล์ SignalTap (STP) แต่ต้องใช้ ไดเรกทอรี DEBUG STP มีเฉพาะ build_stp.tcl แฟ้ม
ตัวอย่างการออกแบบหน่วยควบคุมเครื่อง RTL State และคอร์ IP JESD204B แบบสแตนด์อโลน เจนเนอเรชั่นไม่ได้รับผลกระทบ
สร้างคอร์ IP JESD204B แบบสแตนด์อโลนด้วยการตั้งค่าพารามิเตอร์ต่อไปนี้:
ตัวเลือกห่อหุ้ม: ทั้ง Base และ Phy
พาธข้อมูล: ดูเพล็กซ์
ไดเรกทอรี STP ดีบักของแกน IP ที่คุณสร้างควรมีทั้งไดเรกตอรีดีบัก build_stp.tcl และ ไฟล์ jesd204b_base_phy_duplex.xml
คุณยังสามารถดูขั้นตอนที่ระบุไว้ในคู่มือผู้ใช้ IP Core JESD204B "การสร้างไฟล์ดีบัก SignalTap II ที่ตรงกับการออกแบบของคุณ หัวข้อลําดับชั้น" เมื่อสร้างไฟล์ STP ในตัวอย่างการออกแบบ ไดเรกทอรี STP ดีบัก ชี้สวิตช์อินพุตไฟล์ XML -xml_file ไปยังไดเรกตอรีดีบักคอร์ IP JESD204B แบบสแตนด์อโลนของคุณ (/altera_jesd204_tx_mlpcs_160/synth/debug/stp/jesd204b_base_phy_duplex.xml)
ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต