ID บทความ: 000074747 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/07/2017

ทําไมตัวส่งสัญญาณ SDI จึงสูญเสียการซิงค์หลังจากกําหนดค่า fPLL Fractional Division ใหม่

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® fPLL Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นตัวส่งสัญญาณ SDI สูญเสียการซิงค์เนื่องจากความถี่ที่ไม่เสถียรหลังจากกําหนดค่า fPLL Fractional Division ใหม่

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ให้แน่ใจว่าคุณปรับเทียบใหม่หลังจากกําหนดค่า fPLL Fractional Division แล้ว

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้