ID บทความ: 000074745 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/12/2017

มีปัญหาด้านประสิทธิภาพการกําหนดเวลาเมื่อใช้ "ddio_l_reg" ในตรรกะคอร์เมื่อใช้ Altera Soft LVDS IP สําหรับอุปกรณ์ MAX 10 หรือไม่

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® Soft LVDS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในอุปกรณ์ MAX®10 คุณอาจเห็นddio_h_regอยู่ในองค์ประกอบ I/O และddio_l_regอยู่ในตรรกะคอร์เมื่อใช้ IP Altera® Soft LVDS ซึ่งคาดว่าจะมีการนําไปใช้และจะไม่ส่งผลกระทบต่อประสิทธิภาพของเวลา

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้