ID บทความ: 000074654 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/12/2015

ข้อผิดพลาด (14566): ไม่สามารถวางส่วนประกอบอุปกรณ์ต่อพ่วง 1 ส่วนประกอบได้เนื่องจากขัดแย้งกับข้อจํากัดที่มีอยู่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจได้รับข้อผิดพลาดนี้ใน Quartus® ซอฟต์แวร์ Prime สําหรับArriaของคุณ® V หรือ Cyclone® การออกแบบตาม V หากคุณกําลังขับเคลื่อน fPLL และผู้ใช้เพิ่มเติม ตรรกะจากพินนาฬิกาอ้างอิงเดียวกัน

 

 

ความละเอียด

เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ใส่ฟังก์ชัน Clock Control Block (ALTCLKCTRL) ระหว่างพินสัญญาณนาฬิกาอ้างอิงและทั้ง fPLL และตรรกะผู้ใช้

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ IP นี้ โปรดดู คู่มือผู้ใช้งาน Megafunction Block (ALTCLKCTRL) (PDF)

 

 

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้