ALTLVDS_RX เมกะฟังก์ชันจะมีตัวเลือกรายการดรอปดาวน์ที่จํากัดไว้สําหรับการตั้งค่าความสัมพันธ์ของนาฬิกาและข้อมูลในโหมดที่ไม่ใช่ DPA พารามิเตอร์คือ การจัดแนวเฟสของ 'rx_in' ในส่วนที่เกี่ยวกับ 'rx_inclock' คืออะไร ด้วยการตั้งค่าพารามิเตอร์นี้ ALTLVDS_RX เมกะฟังก์ชันจะคํานวณขั้นตอนการจับภาพที่เหมาะสมสําหรับข้อมูลซีเรียล
ค่าการเปลี่ยนแปลงเฟสจะขึ้นอยู่กับช่วงrx_inclock ซึ่งอาจแตกต่างกันไปขึ้นอยู่กับอินเทอร์เฟซของคุณ ต่อไปนี้เป็นสถานการณ์การใช้งานrx_inclockทั่วไป:
- ระยะเวลาrx_inclockหนึ่งครั้งสําหรับบิตซีเรียลต่อคําทั้งหมด (นาฬิกาอัตราข้อมูลเดียว)
- ช่วงrx_inclockสองช่วงสําหรับบิตซีเรียลต่อคําทั้งหมด (Double Data Rate Clock)
- จํานวนช่วงrx_inclockเท่ากันสําหรับบิตซีเรียลต่อคําทั้งหมด (นาฬิกาอัตราข้อมูลแบบเต็ม)
ตัวเลือกการเปลี่ยนเฟสที่มีอยู่ในเมกะฟังก์ชันจะตั้งค่านาฬิกาจับภาพไปยังตําแหน่งต่างๆ ในข้อมูลซีเรียล ซึ่งอ้างอิงตามจํานวนช่วงrx_inclockสําหรับจํานวนบิตซีเรียลต่อคํา (ปัจจัยการดีซีเรียลไลเซชัน) ความสามารถในการระบุการเปลี่ยนเฟสภายในระยะเวลาบิตข้อมูลเดียวจะขึ้นอยู่กับจํานวนช่วงrx_inclockที่เกิดขึ้นสําหรับแต่ละคําซีเรียลที่ได้รับ
ตัวอย่างเช่น พิจารณาอินเทอร์เฟซที่มีพารามิเตอร์ต่อไปนี้:
- อัตราข้อมูล = 800 Mbps
- ปัจจัยการดีซีเรียลไลเซชัน = 8
- rx_inclock = 100 MHz
ในกรณีนี้ มีระยะเวลาrx_inclockหนึ่งครั้งสําหรับบิตซีเรียลทั้ง 8 ตัวที่ได้รับ ดังนั้น แต่ละการตั้งค่าที่คุณเลือกจะเพิ่มขึ้น 45 องศาในALTLVDS_RXเมกะการทํางาน (0, 45, 90 องศา ฯลฯ) จะตั้งค่าเฟสการจับภาพที่ตําแหน่งบิตอื่นในคําซีเรียล การตั้งค่านี้จะไม่เปลี่ยนตําแหน่งการตรวจจับเฟสภายในระยะเวลาบิต แต่ละตัวเลือกเหล่านี้จะส่งผลให้มีการจัดวางคําที่แตกต่างกันบนด้านขนานของอินเทอร์เฟซ
พิจารณาตัวอย่างที่สองด้วยพารามิเตอร์ต่อไปนี้:
- อัตราข้อมูล = 800 Mbps
- ปัจจัยการดีซีเรียลไลเซชัน = 8
- rx_inclock = 800 MHz
ในกรณีนี้ จะมีระยะเวลาrx_inclockหนึ่งรอบสําหรับแต่ละช่วงเวลาบิตซีเรียล แต่ละการตั้งค่าที่คุณเลือกจะเปลี่ยนเฟสการจับภาพภายในระยะเวลาบิตเดียว
อาจมีบางกรณีที่คุณต้องการตั้งค่าขั้นตอนการจับภาพที่ตําแหน่งซึ่งไม่สามารถใช้ALTLVDS_RXตัวเลือกรายการแบบเลื่อนลงเมกะฟังก์ชันสําหรับการปรับแนวเฟสของ 'rx_in' ในส่วนที่เกี่ยวข้องกับพารามิเตอร์ 'rx_inclock'
จํานวนตําแหน่งเฟสการจับภาพทั้งหมดที่เป็นไปได้จะขึ้นอยู่กับปัจจัยการดีซีเรียลไลเซชันของอินเทอร์เฟซ ในแต่ละช่วงบิตซีเรียล จะมี 8 เฟสจากนาฬิกาที่รวดเร็ว นาฬิกาเร็วทํางานที่อัตราบิตอนุกรม
จํานวนขั้นตอนการจับภาพที่เป็นไปได้ทั้งหมดเท่ากับ 8 * ปัจจัยการดีซีเรียลไลเซชัน
ในตัวอย่างข้างต้น ปัจจัยการดีซีเรียลไลเซชันคือ 8 ดังนั้นจะมีตําแหน่งเฟสทั้งหมด 64 ตําแหน่งเพื่อตั้งค่านาฬิกาจับภาพตามคําซีเรียลทั้ง 8 บิต คุณสามารถเลือกตั้งค่าเฟสการจับภาพภายในตําแหน่งบิตเดียว ที่ตําแหน่งบิตที่แตกต่างกัน หรือเลือกทั้งสองแบบโดยการปรับเปลี่ยนไฟล์รูปแบบALTLVDS_RX
ค่าเฟสทางกฎหมายต้องเพิ่มขึ้นเท่ากับระยะเวลานาฬิกาที่รวดเร็ว หารด้วย 8 การเพิ่มขึ้นของการเปลี่ยนเฟส 8 เฟสทุกครั้งจะมีค่าเท่ากับระยะเวลาบิตเดียว เมื่อใช้พารามิเตอร์จากตัวอย่างที่ 1 ข้างต้น หากคุณต้องการระบุ Edge ที่เพิ่มขึ้นของ rx_inclock ให้ตรงกลางชิดกับบิตซีเรียลที่สามของคํา 8 บิต คุณจะต้องมีการเพิ่มขึ้นของเฟสทั้งหมด 20 เฟส (การเพิ่มขึ้นของเฟส 8 ขั้นสําหรับแต่ละช่วงบิตแรก บวกกับการเพิ่มขึ้นของเฟส 4 เฟสสําหรับศูนย์ที่ขอบเพิ่มขึ้นในช่วงบิตที่สาม)
นาฬิกาเร็วในตัวอย่างนี้ทํางานที่ 800 MHz เช่นเดียวกับอัตราข้อมูล ระยะเวลานาฬิกาที่รวดเร็วคือ 1.25 ns ซึ่งส่งผลให้เพิ่มขึ้น 156.25 ps ต่อเฟส การเปลี่ยนแปลงเฟสที่จําเป็นทั้งหมดในตัวอย่างนี้เพื่ออธิบายความสัมพันธ์ของสัญญาณนาฬิกาอินพุตและข้อมูลคือ 20 * 156.25 ps = 3.125 ns
เมื่อคุณคํานวณค่าการเปลี่ยนเฟสที่ต้องการแล้ว ให้ป้อนค่าดังกล่าวในไฟล์รูปแบบต่างๆ ALTLVDS_RX เปิดไฟล์และค้นหาพารามิเตอร์ต่อไปนี้:
สําหรับ Verilog: ALTLVDS_RX_component.inclock_phase_shift
สําหรับ VHDL: inclock_phase_shift
ใส่ค่าที่คุณคํานวณ หน่วยเป็น picoseconds
หมายเหตุ: บิตที่สําคัญที่สุด (MSB) ของข้อมูลซีเรียลอาจไม่เป็น MSB ของข้อมูลแบบขนานแบบดีซีเรียลไลเซชันบนพอร์ต rx_out ของALTLVDS_RXเมกะฟังก์ชัน คุณต้องใช้วงจรบิตสลิปเพื่อตั้งค่าขอบเขตคําบนด้านขนาน
สําหรับข้อมูลเพิ่มเติม โปรดดู ที่ ส่วน การจัดแนวขอบเขตคําของ ตัวส่ง/ตัวรับสัญญาณ LVDS SERDES (ALTLVDS_TX และ ALTLVDS_RX) เมกะฟังก์ชันคู่มือผู้ใช้ (PDF)