ID บทความ: 000074638 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/02/2014

การออกแบบอีเธอร์เน็ต 10G MAC ความหน่วงแฝงต่ําอาจล้มเหลวในการกําหนดเวลาในอุปกรณ์ Arria 10 และอุปกรณ์ Cyclone 10 GX

สิ่งแวดล้อม

    อีเธอร์เน็ต
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

การออกแบบขนาดใหญ่สําหรับอีเธอร์เน็ตความหน่วงต่ํา 10G MAC ที่ใช้Arria® 10 และอุปกรณ์ Cyclone® 10 อาจล้มเหลวในการกําหนดเวลาการตั้งค่า

ความละเอียด

เมื่อต้องการแก้ไขปัญหานี้ ให้ใช้การคอมไพล์ Standard Fit และ เปลี่ยนหมายเลขเริ่มต้นของ Fitter

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของความหน่วงต่ํา Ethernet 10G MAC

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้