คำอธิบาย
เมื่อกําหนดค่าFPGA Intel® Stratix® 10 MX ให้ตรวจสอบIntel® MAX® 10 FPGAอาจไม่ทํางาน
ความละเอียด
ตั้งค่า SW2 ของ ชุดพัฒนาเป็นการตั้งค่าต่อไปนี้ก่อนสแกน JTAG ด้วย Intel® Quartus® Prime Programmer
ซึ่งจะช่วยให้ผู้ใช้เข้าถึงIntel® MAX® 10 FPGAได้อย่างน่าเชื่อถือในการตรวจสอบข้อมูลที่ถูกตั้งโปรแกรม
Bit1: เปิด (ปิด - บนบอร์ด Intel® FPGAสายเคเบิลดาวน์โหลด)
Bit2: เปิด (ปิด - Intel® MAX®10 JTAG IN)
Bit3: ปิด (เปิด - PCIe* Root Port JTAG OFF)
Bit4: ปิด (เปิด - Intel® Stratix® 10 MX JTAG OFF)
การตั้งค่านี้จะลบ Intel® Stratix®10 ออกจาก JTAG และการตรวจสอบจะประสบความสําเร็จ