ID บทความ: 000074590 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/12/2014

ทําไมฉันถึงเห็นการละเมิด DQS write preamble (tWPRE) ในฮาร์ดแวร์เมื่อใช้คอนโทรลเลอร์หน่วยความจําฮาร์ด DDR3 หรือ DDR2 SDRAM กับ UniPHY

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอ Intel® ส่วนประกอบดีบักของอินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เมื่อใช้ตัวควบคุมหน่วยความจําแบบฮาร์ดกับ UniPHY การละเมิดเวลา tWPRE อาจพบได้เมื่อตรวจสอบสัญญาณด้วยออสซิลโลสโคป ปัญหานี้เกิดขึ้นเนื่องจากวงจรการสิ้นสุดแบบขนาน (อ่าน OCT) ไม่สลับไปยังโหมดการสิ้นสุดซีรี่ส์เร็วพอที่จะป้องกันการบีบของ Preamble การเขียน DQS

    ความละเอียด

    ปัญหานี้ไม่ส่งผลต่อการทํางานของฮาร์ดแวร์ โปรดติดต่อฝ่ายสนับสนุน IPS ของ Intel® สําหรับรายละเอียดเพิ่มเติม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 9 ผลิตภัณฑ์

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้