ต้องไม่กําหนดเส้นทางพินนาฬิกาอินพุตอ้างอิงไปยัง ALTMEMPHY PLL ผ่านคอร์โดยใช้เครือข่ายนาฬิกาทั่วโลกหรือระดับภูมิภาค
สัญญาณนาฬิกาอินพุตอ้างอิงไปยัง PLL ต้องถูกขับเคลื่อนด้วยพินอินพุตนาฬิกาเฉพาะที่อยู่ติดกับ PLL หรือจากสัญญาณเอาต์พุตสัญญาณนาฬิกาจาก PLL ที่อยู่ติดกัน
ความล่าช้าของอินพุตและเอาต์พุตจะได้รับการชดเชยอย่างเต็มที่เมื่อพินอินพุตนาฬิกาเฉพาะที่เกี่ยวข้องกับ PLL เฉพาะนั้นถูกใช้เป็นแหล่งสัญญาณนาฬิกา
หากแหล่งนาฬิกาสําหรับ PLL ไม่ได้เป็นพินนาฬิกาเฉพาะสําหรับ PLL เฉพาะ PLL ดังกล่าว ค่า jitter จะเพิ่มขึ้น การเกิดขอบเวลาและการออกแบบอาจต้องการนาฬิกาส่วนกลางหรือระดับภูมิภาคเพิ่มเติม
ดังนั้นพินสัญญาณนาฬิกาอินพุต PLL เฉพาะจึงถูกยกย่องอย่างมากสําหรับแหล่งสัญญาณนาฬิกาสําหรับ ALTMEMPHY PLL
หากนาฬิกาอ้างอิงได้รับการกําหนดค่าจาก PLL อื่น PLL ดังกล่าว PLL แบบอัปสตรีมจะต้องได้รับการกําหนดค่าในโหมด ไม่มีการชดเชย และโหมดแบนด์วิดธ์ต่ํา