คำอธิบาย
ใช่ ใน Quartus® ซอฟต์แวร์และ IP II เวอร์ชั่น 9.1SP1 และ 9.1SP2 กระแสข้อมูลบิตการกําหนดค่า DDR3 RDIMM จะถูกตั้งโปรแกรมลงในโมดูล RDIMM ในลําดับย้อนกลับ ในการแก้ไขปัญหานี้ โปรดย้อนกลับบิตสตรีมในพารามิเตอร์ RDIMM_CONFIG_BITS ในไฟล์ HDL ที่สร้างขึ้นโดยการแก้ไขหัวข้อต่อไปนี้:
nin ไฟล์ _phy_alt_mem_phy_seq_wrapper.v
-Line: "localparam RDIMM_CONFIG_BITS = ..."
N
และ
ในไฟล์ _phy.v
-บรรทัด: phy_alt_mem_phy_inst RDIMM_CONFIG_BITS = ..."
ตัวอย่างเช่น RDIMM_CONFIG_BITS = "0000000010101101000000000000000000000000000000000000000000000000"
จะต้องได้รับการปรับแต่งเพื่อRDIMM_CONFIG_BITS =
"0000000000000000000000000000000000000000000000001011010100000000"
ซึ่งจะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต