ID บทความ: 000074478 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 10/01/2014

ข้อผิดพลาด(177020): นาฬิกาอ้างอิง PLL ไม่ได้ถูกวางไว้ในพินอินพุตเฉพาะที่สามารถเข้าถึง PLL เป็นเสี้ยว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจได้รับข้อความแสดงข้อผิดพลาดนี้หากคุณกําหนดสัญญาณนาฬิกาอินพุตของคุณไปยังตําแหน่งพินนาฬิกาเฉพาะและทําการบ้านนาฬิกาทั่วโลก (GCLK) ให้กับนาฬิกานี้

    ความละเอียด

    หากการกําหนดเส้นทางจากพินสัญญาณนาฬิกาอินพุตไปยัง PLL ไม่ได้ทุ่มเทและใช้เครือข่าย GCLK คุณจําเป็นต้องเพิ่มฟังก์ชัน ALTCLKCTRL mega ระหว่างพินสัญญาณนาฬิกาอินพุตและ PLL ในการออกแบบของคุณเพื่อให้ทํางานได้พอดี

    มีข้อความแสดงข้อผิดพลาดเนื่องจากไม่แนะนําให้ใช้การกําหนดเส้นทางที่ไม่ใช่การเฉพาะจากพินสัญญาณนาฬิกาอินพุตไปยัง PLL เหตุผลก็คือสิ่งนี้อาจแนะนําค่า jitter และ TimeQuest จะไม่แสดงตัวเลขการหน่วงเวลาในการชดเชยที่แม่นยํา

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® เวอร์ชั่น 13.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Arria® V SX SoC FPGA
    Arria® V FPGA และ SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้