คุณอาจได้รับข้อความแสดงข้อผิดพลาดนี้หากคุณกําหนดสัญญาณนาฬิกาอินพุตของคุณไปยังตําแหน่งพินนาฬิกาเฉพาะและทําการบ้านนาฬิกาทั่วโลก (GCLK) ให้กับนาฬิกานี้
หากการกําหนดเส้นทางจากพินสัญญาณนาฬิกาอินพุตไปยัง PLL ไม่ได้ทุ่มเทและใช้เครือข่าย GCLK คุณจําเป็นต้องเพิ่มฟังก์ชัน ALTCLKCTRL mega ระหว่างพินสัญญาณนาฬิกาอินพุตและ PLL ในการออกแบบของคุณเพื่อให้ทํางานได้พอดี
มีข้อความแสดงข้อผิดพลาดเนื่องจากไม่แนะนําให้ใช้การกําหนดเส้นทางที่ไม่ใช่การเฉพาะจากพินสัญญาณนาฬิกาอินพุตไปยัง PLL เหตุผลก็คือสิ่งนี้อาจแนะนําค่า jitter และ TimeQuest จะไม่แสดงตัวเลขการหน่วงเวลาในการชดเชยที่แม่นยํา
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® เวอร์ชั่น 13.1