ID บทความ: 000074473 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 24/07/2015

MGL_INTERNAL_ERROR: กําลังกําหนด port object altpll_avalon|altpll inst sd1|phasecounterselect of width 3 กําลังได้รับการกําหนดพอร์ต altpll_avalon|w_phasectrsel ความกว้าง 4 ซึ่งไม่ถูกต้อง เนื่องจากความกว้างของพอร์ตไม่ตรงกันหรือมีหลายตัว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 15.0 และก่อนหน้า คุณจะได้รับข้อผิดพลาดนี้หาก ALTPLL ถูกสร้างขึ้นใน Platform Designer โดยมีการเปิดใช้งานคุณสมบัติ Dynamic Phase Stepping เมื่อกําหนดเป้าหมายอุปกรณ์ Intel® MAX® 10

    ความละเอียด

    หากใช้ Dynamic Phase Stepping ให้ใช้ ALTPLL นอก Platform Designer เพื่อหลีกเลี่ยงข้อผิดพลาดนี้

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II v14.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้