ID บทความ: 000074441 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/06/2020

ทําไมไคลเอนต์กล่องจดหมายIntel® FPGA IPทํางานไม่ถูกต้องเมื่อเชื่อมต่อกับการรีเซ็ตแบบอสมวาร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 Mailbox Client
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4 และก่อนหน้า คุณอาจพบว่าIntel FPGA IP Mailbox Client ทํางานไม่ถูกต้องเมื่อเชื่อมต่อกับการรีเซ็ตแบบอะซิงโครนัส รวมถึงผลลัพธ์ของIntel® FPGA IPรีเซ็ตรีเซ็ตเมื่อใช้งานอุปกรณ์ Intel® Stratix® 10

    ความละเอียด

    ในการแก้ไขปัญหานี้ ควรใช้ตัวซิงโครไนซ์รีเซ็ตกับ Mailbox Client Intel FPGA IP ซึ่งสามารถนําไปใช้ได้โดยใช้รีเซ็ต Bridge IP ที่มีอยู่ใน Platform Designer ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้