คำอธิบาย
คุณอาจเห็นความหน่วงแฝงในการอ่านที่ไม่ถูกต้องเมื่อทําการจําลอง eSRAM Intel® Stratix® IP 10 FPGA เนื่องจาก IP สร้างอินสแตนซ์ให้กับบล็อก CPA รุ่นเกตสําหรับการจําลอง ซึ่งอาจทําให้เกิดการละเมิดการระงับที่อินเทอร์เฟซ PHY
ความละเอียด
หากต้องการแก้ไขปัญหานี้ในการจําลอง ให้ทําดังต่อไปนี้
1. เปิดIP_generated_dir/esram_<>/ซิม/<>_esram_191_<>.sv
2. Search defparam fourteennm_cpa_component.pa_sim_mode = "long"
3. เปลี่ยนเป็น defparam fourteennm_cpa_component.pa_sim_mode = "สั้น"
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1