ID บทความ: 000074279 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 24/03/2020

ทําไมหมายเลขพิน Intel® MAX® 10 FPGA K22 และ K21 บนชุดการประเมิน Intel MAX 10 FPGA 10M50 ไม่รองรับมาตรฐาน LVDS IO

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาที่ทราบกันดีเกี่ยวกับชุดการประเมิน MAX FPGA 10 FPGA 10M50 แสดงว่าไม่ถูกต้องระบุว่าสามารถใช้หมายเลขพิน Intel® MAX® 10 FPGA K22 และ K21 เป็นอินพุตสัญญาณนาฬิกาที่แตกต่างกันได้

    อย่างไรก็ตาม พินเหล่านี้ไม่สามารถใช้เป็นอินพุตสัญญาณนาฬิกาที่แตกต่างได้

     

    ความละเอียด

    ข้อมูลนี้จะได้รับการแก้ไขในคู่มือผู้ใช้ชุดการประเมิน MAX 10 FPGA 10M50 เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้