ID บทความ: 000074254 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2019

ทําไมแฟลก CRC ไม่ได้รับการตั้งค่าเมื่อมีการอัปเดตภาพแอปพลิเคชันที่เสียหายเพื่ออัปเดตอุปกรณ์ Intel® Arria® 10 หรือ Intel Cyclone® 10 GX โดยใช้การอัปเดตระยะไกล

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® อัปเดตระยะไกล
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ระหว่างการอัปเดตระยะไกลของอุปกรณ์ Intel® Arria® 10 หรือ Intel Cyclone® 10 GX โดยใช้Intel FPGA IPการอัปเดตระยะไกล ภาพแอปพลิเคชันอาจโหลดไบต์เสียหายในสตรีมบิตได้สําเร็จ หากมีการบังคับให้0xFFFFไบต์ที่เสียหาย

    เนื่องจากกลไก CRC ในอุปกรณ์ Intel Arria 10 และอุปกรณ์ Intel Cyclone 10 GX จะถือว่าอุปกรณ์เหล่านี้เป็นไบต์แบบหลอมเหลว และละเว้น0xFFFFทั้งหมดระหว่างการตรวจสอบ CRC

     

    ความละเอียด

    ซึ่งเป็นที่ทราบกันดีว่าพฤติกรรมสําหรับอุปกรณ์ Intel Arria 10 และ Intel Cyclone 10 GX ในขณะที่เกิดความเสียหายกับภาพแอปพลิเคชันด้วย0xFFFFจะถูกละเลย ความเสียหายบิตเดียวหรือหลายบิตในภาพแอปพลิเคชันจะตั้งค่าสถานะ CRC สําเร็จระหว่างการอัปเดตระยะไกล

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้