ID บทความ: 000074249 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/06/2020

พินSDM_IOอุปกรณ์ Intel® Stratix® 10 ได้รับการกําหนดค่าให้เป็นระดับการเปิดโล่งเมื่อใช้เป็นPWRMGT_SDAและPWRMGT_SCLสําหรับ SmartVID PMBus Power Management หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ พิน SDM_IO บนอุปกรณ์ Intel® Stratix® จะได้รับการกําหนดค่าให้เป็นท่อระบายน้ําแบบเปิดเมื่อใช้เป็นPWRMGT_SDAและPWRMGT_SCLสําหรับ SmartVID PMBus Power Management

    ความละเอียด

    ข้อมูลนี้ได้ถูกเพิ่มลงในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10 เริ่มต้นจากเวอร์ชัน 2020.04.20

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้