ID บทความ: 000074207 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 19/11/2013

ฉันจะปิดใช้งาน Pre-CDR หรือ Post-CDR Reverse Serial Loopสํารองบนอุปกรณ์รับส่งสัญญาณ Stratix V, Arria V และ Cyclone V ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สามารถปิดใช้งาน Pre-CDR หรือ Post-CDR Reverse Serial Loop insight ได้บนอุปกรณ์รับส่งสัญญาณ Stratix® V, Arria® V และ Cyclone® V โดยการเขียน 0 ลงในการลงทะเบียน Pre-CDR หรือ Post-CDR Reverse Serial Loop Offset

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้