ID บทความ: 000074174 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 19/12/2019

ฉันจะเชื่อมต่อพิน RREF_SIPAUX บนอุปกรณ์ Intel® Stratix® 10 TX ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

พิน RREF_SIPAUX มีแนวทางการเชื่อมต่อเดียวกับพิน RREF อื่นๆ บนอุปกรณ์ Intel® Stratix® 10 เครื่อง ดังนั้นควรเชื่อมต่อกับตัวต้านทาน 2 kΩ (±1%) กับ GND

ความละเอียด

ปัญหานี้แก้ไขแล้วเริ่มต้นด้วยแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10 เวอร์ชัน 2020.10.23

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

เอฟพีจีเอ Intel® Stratix® 10 DX
Intel® Stratix® 10 MX FPGA
เอฟพีจีเอ Intel® Stratix® 10 NX
Intel® Stratix® 10 TX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้