ID บทความ: 000074153 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/12/2020

ทําไมการกําหนดค่าล้มเหลวเมื่อไฟล์กําหนดค่าเฟส 1 และเฟส 2 มาจากซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชันอื่น

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในบริบทของโหมด HPS Boot First การกําหนดค่าเริ่มต้นของ HPS EMIF I/O และการโหลด HPS FSBL เรียกว่า "การกําหนดค่าเฟส 1" การกําหนดค่าคอร์ FPGA และ periphery by HPS ที่ตามมาเรียกว่า "การกําหนดค่าขั้นตอนที่ 2"

    ไฟล์กําหนดค่าเฟส 1 และเฟส 2 ต้องถูกสร้างขึ้นจากเวอร์ชั่น Intel® Quartus® Prime เดียวกัน รวมถึงโปรแกรมแก้ไขที่ติดตั้งไว้หากมี การกําหนดค่าอุปกรณ์ Intel® Stratix® 10 เครื่องที่มี HPS อาจล้มเหลว

    ความละเอียด

    คําอธิบายได้ถูกเพิ่มไปยังคู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Hard Intel® Stratix® 10

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้