ในบริบทของโหมด HPS Boot First การกําหนดค่าเริ่มต้นของ HPS EMIF I/O และการโหลด HPS FSBL เรียกว่า "การกําหนดค่าเฟส 1" การกําหนดค่าคอร์ FPGA และ periphery by HPS ที่ตามมาเรียกว่า "การกําหนดค่าขั้นตอนที่ 2"
ไฟล์กําหนดค่าเฟส 1 และเฟส 2 ต้องถูกสร้างขึ้นจากเวอร์ชั่น Intel® Quartus® Prime เดียวกัน รวมถึงโปรแกรมแก้ไขที่ติดตั้งไว้หากมี การกําหนดค่าอุปกรณ์ Intel® Stratix® 10 เครื่องที่มี HPS อาจล้มเหลว
คําอธิบายได้ถูกเพิ่มไปยังคู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Hard Intel® Stratix® 10