ID บทความ: 000074131 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/06/2019

ทําไม IP ตัวตรวจสอบรูปแบบข้อมูล Avalon-ST ไม่สามารถรีเซ็ตตัวนับภายในและสถิติทั้งหมดเมื่อตั้งค่าบิต RST ของการลงทะเบียนการควบคุมเคาน์เตอร์เป็น 1

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • การตรวจรับรอง
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน คู่มือผู้ใช้อุปกรณ์ต่อพ่วงแบบ Embedded (UG-01085 | 2019.04.01) ทําให้การลงทะเบียนการควบคุมตัวนับบิต RST ไม่ถูกต้องเป็นบิต[8] ในตาราง 398 คําอธิบายฟิลด์ Counter Control
    ที่จริงแล้ว บิต RST ควรเป็นบิต[1]
    คุณสามารถรีเซ็ตตัวนับและสถิติทั้งหมดได้ด้วยการเขียน bit[1] ของการลงทะเบียนการควบคุมเคาน์เตอร์เป็น 1

    ความละเอียด

    ขณะนี้ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขปัญหาในคู่มือผู้ใช้อุปกรณ์ต่อพ่วงแบบฝังในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Cyclone® IV E FPGA
    Intel® Stratix® 10 GX FPGA
    Intel® Cyclone® 10 LP FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Stratix® 10 TX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้