ID บทความ: 000074076 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/04/2020

พิน I/O ของผู้ใช้มีไดรฟ์ที่สูงระหว่างการเปลี่ยนจาก Tri-State อินพุตด้วยมาตรฐาน LVDS I/O ที่อ่อนแอในขั้นตอนการเตรียมใช้งานในอุปกรณ์ Stratix® V หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่   เนื่องจากข้อมูลจําเพาะขององค์ประกอบ I/O ผู้ใช้ พิน I/O ผู้ใช้จะไดรฟ์ที่สูงระหว่างการเปลี่ยนจาก tri-state อินพุตด้วยมาตรฐาน LVDS I/O ที่อ่อนแอในขั้นตอนการเริ่มต้นในอุปกรณ์ Stratix® V

    ความละเอียด

    ดังนั้นสถานะของพิน I/O ของผู้ใช้ที่ออกแบบมาเป็นการเปลี่ยนแปลงมาตรฐาน LVDS I/O ตั้งแต่การดึงขึ้นที่อ่อนแอไปจนถึง VCCIO สถานะสูงขับเคลื่อนจาก VCCIO ถึงมาตรฐาน LVDS I/O ในขั้นตอนการเริ่มต้น

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้